L’arrivée de Meteor Lake et de ses blocs gravés en Intel 4 censés concurrencer le node TSMC N4 est l’occasion d’étudier la feuille de route d’Intel dans la miniaturisation de ses circuits. Et d’analyser sa prétention de redevenir le king de la finesse de gravure en 2025.
Cinq nodes de gravure en quatre ans : plus qu’une promesse, c’est un mantra qui revient depuis un an dans les diapositives des présentations d’Intel. Dès son arrivée à la tête du géant malmené, le nouveau patron d’Intel, Pat Gelsinger, a annoncé la couleur en affichant ses ambitions de reprendre la couronne de roi de la miniaturisation que TSMC a « volé » à Intel. Entre 2022 et 2025, Intel ambitionne ainsi de passer de l’Intel 7 à Intel 18 A, soit un saut de gravure tous les neuf mois et demi !
La présentation aujourd’hui des détails de sa nouvelle génération de puces Meteor Lake est l’occasion pour Intel d’introduire son premier élément de puce gravé en Intel 4, sa finesse de gravure la plus aboutie à l’heure actuelle, qui se place juste en face du node N4 de TSMC – appelé parfois 4 nm, même si cette appellation de nm est plus complexe à appréhender que par le passé.
Mais derrière la production de Meteor Lake, se cache surtout la question de la réussite d’Intel : le géant américain va-t-il pouvoir tenir sa feuille d’une route d’une part, et ravir sa couronne à TSMC (et à Samsung, lui aussi en embuscade) d’autre part ? Et derrière ces questions industrielles se cache aussi des questions de limites physiques, de souveraineté économique et de futur de la miniaturisation.
Une feuille de route ambitieuse
Après avoir nommé ses nodes de fabrication en utilisant les nanomètres représentant l’espacement minimal de certaines parties de ses puces, Intel est passé à un « équivalent nanomètre » privilégié par TSMC et Samsung itou. La feuille de route à cinq nodes d’Intel s’exprime donc ainsi : Intel 7 (équivalent 7 nm), Intel 4, Intel 3 et les Intel 20A et Intel 18A. Deux nodes qui passent à la décimale inférieure – le A signifie « Angstrom », une unité désuète équivalent à 10-10, dix fois plus petite que les nanomètres (10-9). Soit des équivalents 2 nm et 1,8 nm, pour comparaison. Ce dernier node matérialisant bien la difficulté que représente l’approche de la « barre fatidique » de 1 nm.
Intel en est donc à Intel 4, un concurrent des nodes N4 de TSMC, déclinés en plusieurs selon les besoins (performances pures, économies d’énergie, etc.). Des nodes qui ne sont pas le procédé de pointe de TSMC, matérialisé depuis la semaine dernière par la puce A17 Pro d’Apple, premier acteur à proposer une puce aussi finement gravée – et pour cause, l’américain avait réservé plus de 90% des capacités mondiales de production !
Intel est donc toujours en retard par rapport à TSMC, mais il devrait livrer le node Intel 3 (actuellement en début de déploiement) dès la première moitié de l’année 2024, pour enchaîner sur les nodes de l’ère « Angstrom » juste après. À l’heure actuelle, il est non seulement impossible de prédire si Intel va tenir sa cadence en matière miniaturisation, non plus que de savoir si ses nodes seront au niveau de ceux de la concurrence. Plus important encore, même si Intel arrivait bel et bien à produire dans ces nodes, il faudrait aussi qu’Intel se mette au niveau en matière de rendements pour attirer des clients dans le cadre de sa stratégie IDM 2.0 (lire plus bas : Le succès passera par la chasse aux clients).
On peut déjà rappeler quelques faits. D’une part, Intel ne s’est jamais arrêté de travailler. Si l’américain a plafonné avec ses nodes 14 nm+++ dans la production de ses propres puces, c’est que sa feuille de route prévoyait un saut « quantique » vers l’EUV, sans étapes intermédiaires. Lors de son arrivée à la tête d’Intel, Pat Gelsinger a récupéré tous ces éléments et a préféré les étaler selon un calendrier certes ambitieux, mais pas irréaliste – les technologies étaient déjà dans les labos. Et on parle ici non seulement de la finesse de gravure, mais aussi de l’introduction de technologies de conception des puces – RibbonFET pour la structure des transistors, PowerVIA qui modifie le principe d’alimentation pour réduire la consommation énergétique, etc.
Mais il est un dernier fait d’importance : Intel va devoir lutter contre TSMC et contre la physique.
L’art difficile de la miniaturisation et le poids du champion
Pourquoi une division par deux du nom des nodes de gravure se traduit par des dizaines de pourcents de gains et non pas par un gain automatique de x2 ? Parce que les tailles exprimées en nanomètres ne concernent qu’un seul élément des puces. À savoir l’espacement minimal entre deux portes logiques. Or, d’autres éléments, notamment la mémoire ultrarapide embarquée à l’intérieur des processeurs (SRAM) ne suivent pas le même chemin. En réalité, c’est bien pire que cela : pour des raisons physiques – la mémoire doit retenir l’information, donc les charges, alors que les charges circulent dans les transistors liés aux calculs – la réduction de la taille de la SRAM plafonne.
À ce défi physique auquel Intel et ses concurrents doivent tous faire face, il faut aussi ajouter un élément d’importance : TSMC a toujours été sous-traitant. Et face à la horde de ses clients, il a créé tout un écosystème logiciel avec les éditeurs de logiciels de développement de semi-conducteurs que sont Synopsys, Cadence et autre Siemens (on les appelle les EDM, pour Electronic Design Manufacturing). Loin d’être un détail, ces logiciels ont en leur sein des « librairies » de production qui s’améliorent au fil du temps. Rien qu’au niveau des GPU, TSMC est de loin le champion du monde. C’est en effet lui qui produit toutes les puces de la génération actuelle de dGPU : qu’il s’agisse de RDNA3 d’AMD (Radeon RX7000), d’Ada Lovelace chez Nvidia (RTX4000) ou d’Intel Arc (si, si), toutes ces puces sortent des usines du Taïwanais – et il en va de même pour les CPU et GPU des consoles (PlayStation, Xbox Series)… Comme pour la brique GPU de Meteor Lake !
Pour réussir, Intel va donc devoir se lancer corps et âme dans la constitution de librairies pour ces logiciels de conception – et c’est déjà bien entamé, avec le partenariat avec Cadence sur les nodes Intel 3 et 18A. En parallèle de ce travail industriel et logiciel, Intel va aussi et surtout devoir se concentrer sur un combat que ses usines n’ont pas encore l’habitude de mener : aller chercher et séduire des clients.
Le succès passera par la chasse aux clients
Rome ne s’est pas faite en un jour et TSMC n’est pas devenu le king de la gravure en un claquement de doigt. Si le futur des technologies de pointes est par essence incertain, on peut trouver des éléments de réflexion en regardant dans le rétroviseur. Si le taïwanais a réussi à dépasser l’américain, c’est grâce à la qualité de ses ingénieurs bien sûr. Des ingénieurs qui n’ont pu faire montre de leur talent que pour une raison fondamentale : ils ont beaucoup travaillé ! En se positionnant en acteur neutre qui ne développe pas de puces en son nom propre, TSMC a attiré les concepteurs de semi-conducteurs de toute la planète. Ce qui lui permet de revendiquer plus de 500 clients dont le plus célèbre est Apple. Or, Apple et ses concurrents du monde des smartphones (Qualcomm, MediaTek et jadis Huawei), ont des contraintes physiques énormes, commandent des volumes énormes et ont les poches pleines.
Aussi doués les ingénieurs des fabs d’Intel soient-ils, leur succès passera par leur capacité à attirer les premiers clients dans leurs usines. Pour leur permettre de se faire à leur nouveau métier. C’est-à-dire ne pas produire uniquement « pour la maison », mais savoir séduire, écouter et se mettre au service des clients. Indépendamment du nom lui-même, la montée en puissance d’un autre acteur aux côtés de TSMC et Samsung est une bonne nouvelle… Pour tout le monde.
L’intérêt d’un troisième acteur : indépendance et résilience
Seul concepteur et constructeur de puces avec Samsung, Intel était, grâce à sa maîtrise de l’architecture x86, le seul IDM, c’est-à-dire concepteur « total » de puces du monde. Le plan IDM 2.0 de son nouveau boss P. Gelsinger vise à non seulement maintenir sa domination sur les puces de PC et de serveurs, mais aussi à se positionner en fonderies de pointe face à TSMC et Samsung. Ces deux géants sont en effet les plus gros producteurs de puces pour les autres et les seuls à maîtriser la fabrication en masse en EUV.
Si Intel arrive déjà à égaler ses concurrents asiatiques, cela signifiera pour les occidentaux une moindre dépendance potentielle à des usines qui sont toutes sises sur le même continent – le COVID a montré l’importance de la redondance des chaînes d’approvisionnement. Avec des usines non seulement aux USA, en Chine, en Malaisie, à Porto Rico, en Israël, en Irlande et bientôt en Allemagne et en Pologne, Intel représente, du point de vue géostratégique, le seul acteur aussi global et aussi occidento-centré. Par contraste, la puissance de TSMC s’exprime pleinement à Taïwan (autant pour des raisons de concentration industrielle que dans le cadre de la doctrine locale du Silicon Shield) avec des fabs mineures et une grosse fab en route aux USA. Quant à Samsung, mis à part une production de contrôleurs de SSD aux USA et quelques petits sites, çà et là, le coréen est, comme son concurrent taïwanais, essentiellement centré sur son territoire.
Le succès d’Intel, stimulateur de compétition et apporteur de cash
En sus de ces aspects « géopolitiques », il faut aussi ajouter un élément majeur pour le futur de la miniaturisation des circuits : le domaine a besoin de compétition et d’argent. De compétition d’une part, parce que depuis le passage à l’ère de la gravure en EUV, seuls trois acteurs sont la course de l’ultra miniaturisation, les autres – UMC, GlobalFounderies, STMicroelectronics, Vanguard, etc. – ayant tous jeté l’éponge pour se concentrer sur des niches (carbure de silicium, photonique, etc.). Or, en cas d’un sur-place de la part d’un ou deux acteurs, l’innovation en prendrait un sacré coup en matière de réduction de la taille des puces.
De ce fait découle un autre élément d’importance parfois oublié : l’argent. Plus particulièrement les investissements en matière de R&D. Des investissements qui sont à l’image du prix des scanners (ou steppers) de lithographie, c’est-à-dire en pleine explosion. Plus les circuits doivent être gravés finement, plus les contraintes deviennent importantes, plus le prix des machines – et des puces en retour – devient délirant. Ainsi, alors que les premiers steppers EUV d’ASML s’affichaient déjà au prix record de 150 millions d’euros pièce, les nouvelles versions dites « High-NA » seraient au-delà des 300 millions d’euros. Avec un potentiel initial estimé pour la gravure au nanomètre.
Pour aller plus loin, une machine existe sur le plan théorique : la version Hyper NA. Mais de l’aveu même du patron d’ASML qui s’exprimait récemment dans un média néerlandais, « Je ne sais pas si cela sera un jour économiquement viable ». Partenaire de longue date d’ASML et en pointe sur la R&D autour des machines High NA qui devraient être mises en service dès 2024, notamment dans le site de Lexip en Irlande, Intel a un énorme potentiel de R&D. Qui, combiné aux larges poches de Samsung et TSMC, pourrait permettre de continuer de financer la recherche dans un domaine dans lequel les circuits ne feront plus, un jour sans doute, plus qu’un atome de large.
