OCC

Premier processeur Core non monolithique, première utilisation du node Intel 4, premier coprocesseur IA intégré, premier éclatement des capacités multimédia, première introduction du Wi-Fi 7, etc. C’est peu de dire que la nouvelle architecture de processeur « Meteor Lake » est capitale dans l’histoire du géant Intel. Plongée au cœur du processeur qui remettra (peut-être ?), le géant des puces sur les bons rails.

« Il s’agit de notre plus grosse évolution d’architecture en 40 ans » : les cadres d’Intel n’y sont pas allés avec le dos de la cuillère pour célébrer la nouvelle architecture de processeurs « Meteor Lake » dévoilée à Innovation, la grand-messe annuelle d’Intel qui s’ouvre aujourd’hui à San José en Californie.

Depuis plus d’un an, une myriade d’articles effeuille peu à peu les « secrets » de Meteor Lake. Mais alors que jusqu’ici, on ne connaissait que le concept fondamental de la puce – le premier processeur d’Intel conçu sur la base de chiplets – ainsi que les contours de certaines briques élémentaires (nouveau GPU, premier NPU), celui qui fut jadis le numéro 1 des semi-conducteurs ouvre enfin la vanne informationnelle. Après nous avoir partagé les informations sous embargo lors d’un événement presse en Malaisie le mois dernier, voici donc que nous pouvons partager avec vous tous les détails (et les promesses) de cette puce « miracle ».

On verra si le miracle technique (et commercial) a lieu, mais il n’est déjà pas exagéré d’affirmer que cette nouvelle architecture de puce est attendue, tant en interne chez Intel, que dans le monde du PC en général. Hautement « scalable » nous promet Intel, Meteor Lake est, sur les diagrammes et explications partagés par Intel à la presse, une révolution dans la manière même dont l’américain concevait les puces jusqu’ici (1).

Là encore, le mot « révolution » n’est pas un superlatif utilisé gratuitement : quand bien même les puces d’Intel n’arriveraient pas à convaincre en termes de performances (et surtout de consommation énergétique, le grand chantier de cette génération), la liste des innovations, nouveautés (pour Intel ou pour l’industrie) et autres « premières fois » qui s’intègrent dans cette nouvelle génération de processeur Core est, effectivement, la plus importante jamais vue chez « les Bleus ».

Foveros ou « disagregated » : Intel se convertit au jeu de briques

Les références de puces qui seront annoncées sous la bannière « Meteor Lake » seront les premières à faire appel à une conception dite « désagrégée » ou disagregated en anglais. Pour comprendre le terme, il faut rappeler comment Intel concevait ses puces jusqu’ici : d’un seul bloc. Cette approche, dite monolithique, consiste à produire des puces complètes sur les wafers de silicium. Une fois découpés, ces bouts d’électroniques n’ont plus qu’à être testés, validés, intégrés sur un support pour être placés sur les cartes mères et être commercialisés.

Une conception qui a des avantages, notamment en termes de performances pures, mais qui souffre de limites. La plus importante étant celle du prix. Si les techniques de gravure des circuits imprimés continuent de faire la chasse aux nanomètres, cela se fait avec une explosion des coûts. Les wafers 3 nm de TSMC coûteraient jusqu’à 30.000 $ pièce. Or, plus une puce offre une large surface, plus les rendements sont mécaniquement bas, comme nous le verrons dans un article à paraître. En bon challenger à la chasse aux coûts et aux optimisations, AMD a dû embrasser cette donne plus vite qu’Intel, et produit depuis plusieurs années ses puces Zen en accolant des « chiplets », grâce à ses propres technologies. Mais aussi et surtout grâce au savoir-faire de son partenaire de fonderie, le taïwanais TSMC.

Quand bien même TSMC produit bien des morceaux de la puce Meteor Lake pour Intel, c’est bien ce dernier qui, a contrario d’AMD ou Apple (avec ses puces « Ultra »), assemble les puces finales, avec ses technologies maison comme Foveros. Expérimentée sur une puce aux ventes conventionnelles, Foveros est au cœur du potentiel succès commercial de Meteor Lake. Alors qu’il faut de grands et couteux dies (c’est-à-dire des morceaux de silicium) complets pour faire un Core de 12ᵉ génération, les puces Meteor Lake sont des compositions de tout petits morceaux de silicium. Et en matière de semi-conducteurs, « petit » rime avec meilleurs rendements et donc avec des coûts en (très nette) baisse. De plus, ces briques voient leur finesse de gravure dépendre des besoins : très fins et plus chers pour la partie CPU et GPU (Intel 4 et TSMC N5), un peu moins fin et bien moins cher pour les entrées/sorties et le Soc (TSMC N6). Si l’assemblage (packaging) a un coût, celui des gravures de point a tellement explosé qu’Intel n’a pas eu besoin de sortir la calculatrice bien longtemps.

Outre le gain financier en matière de rendements – qui se fait théoriquement au prix de quelques pertes de performances pures, notamment à cause de la latence du passage des infos d’un bloc à l’autre –, cette méthode de conception « désagrégée » permet aussi de faciliter la configuration de différentes références. Et de monter en puissance en ajoutant des morceaux avec plus ou moins d’unités de calcul. Mais pour réussir cela, il faut revoir entièrement la manière dont les éléments logiques du SoC (system on a chip, l’appellation technique des puces à tout faire au cœur de nos PC, smartphones et autres tablettes) sont conçus et interfacés.

Découper pour mieux gérer… et moins consommer

Meteor Lake est donc une puce construite à partir de « tuiles » ou tiles en anglais. Des bouts de silicium spécialisés qui sont reliés entre eux grâce au savoir-faire d’Intel dans ce que l’on appelle (en anglais encore), le packaging – qui n’a ici rien à voir avec le design de vos boîtes de céréales de petit déjeuner ! Loin d’être une tâche triviale, la « découpe » logique des différents éléments de la puce est le fruit d’un long labeur. Car les ingénieurs devaient remplir trois missions : limiter l’impact sur les performances de cette désagrégation, permettre la montée en puissance (scalability en anglais) de différentes références de puces et tout faire pour limiter consommation énergétique.

Pour ce dernier point, dans le discours d’Intel, on perçoit bien le rappel à l’ordre technologique qu’ont représenté les puces M1 et M2 d’Apple. Des puces dont la supériorité est moins celle des performances pures – un Core i9 les dépassent la plupart du temps – que celle de l’efficacité énergétique. Les cœurs ARM, la gravure (à l’époque) unique en 5 nm ainsi que le contrôle d’Apple sur l’OS et les drivers a mis une grande claque à Intel et AMD en matière de rapport performances/watt. Laquelle est, PC gamers et autres stations de travail mobiles mis à part, l’un des éléments technologiques de choix prépondérant dans les choix d’achat de PC portables.

Les ingénieurs ont donc entièrement revu l’organisation de la puce. Et quand on dit entièrement, c’est un doux euphémisme : non seulement les échanges mémoire ont été revus, mais en plus ils ont éclaté certaines unités de calcul (GPU et moteur multimédia), créé de nouvelles unités (entrées/sorties, NPU) ou encore intégré des cœurs CPU dans des endroits inhabituels. Et comme vous allez le voir, la conception des blocs majeurs que sont le CPU, le GPU, mais aussi le bloc appelé SoC ou le moteur multimédia, ont une conception – interne et organisationnelle – limitant les dépenses énergétiques.

Processeur Meteor Lake : de nouveaux cœurs qui battent

S’inspirant des 12ᵉ (Alder Lake) et 13ᵉ (Raptor Lake) générations de processeurs Core, Meteor Lake entérine l’organisation CPU de type big.LITTLE. Héritée du monde ARM, cette conception se base sur deux types de cœurs : haute puissance (les P-Core, où P signifie Performance) et basse consommation (E-Core, où E signifie efficacité). Pour choisir qui fait quoi, le Thread Director (littéralement « le directeur des fils/tâches ») est toujours de la partie. Cette nouvelle fournée de processeur apporte avec elle deux nouveaux types de cœurs Redwood Cove (P) succède à Raptor Cove et Crestmont succède à Gracemont.

Comme le montre les deux diapositives ci-dessus, les ingénieurs CPU d’Intel ont bien évidemment amélioré chaque type de cœur. Ainsi que leur comportement : par le passé, le Thead Director commençait toujours par adresser les P-Cores pour des raisons d’architecture. Désormais, il peut immédiatement choisir le type de cœur à activer – là encore, une mesure d’économie d’énergie. Si on détecte çà et là des optimisations – meilleure détection des pics de performances simple cœur (P-Cores) ou encore une amélioration notable des opérations multitâches (dévolues aux E-Cores en priorité) –, les concepteurs ont limité la course à la puissance brute. Si les gains de performances pures (bien plus difficiles à atteindre dans le domaine du CPU tellement les architectures ont été peaufinées) devraient être de la partie, ce n’est pas le sujet principal de Meteor Lake.

Un élément réellement palpable lors des différentes présentations faites à la presse. Si le GPU, le NPU, la gravure en Intel 4 et autres technologies ont fait l’objet de longues explications matérialisées par PDF de plusieurs dizaines de pages, Intel a décidé de résumer les améliorations de chaque type de cœur en une seule slide… Ou presque.

Car un nouveau type de cœur CPU apparaît dans le SoC : un cœur extrêmement basse consommation. Nouveau il l’est, mais plus par sa localisation dans la puce que par sa conception, puisque son architecture. Ce qui surprend, c’est surtout de voir ce cœur CPU se balader non pas dans la « Compute Tile » ou CPU, mais à l’intérieur d’un nouveau morceau de puce : la « SoC Tile ».

Processeur Meteor Lake : SoC, I/O et NPU

Un des défis de la conception d’une puce un peu à la demande, à base de « blocs » indépendants, est la circulation des informations au sein de la puce. Une opération qui passait aussi par l’identification des goulets d’étranglement – le « ring fabric » des générations précédentes était mutualisé et pouvait donc rapidement être saturé – et la mise en place de schémas de circulation optimisés. De plus, il fallait que les ingénieurs d’Intel remplissent en parallèle une de leurs missions qui était de partir à la chasse à la consommation d’énergie.

L’idée fut donc de créer une nouvelle tuile, qui intègre à la fois la prise en charge des protocoles tels que le SATA, le PCIExpress, l’USB ou encore les réseaux (Ethernet, Wi-Fi), mais aussi des éléments retirés d’autres tuiles, notamment la gestion des affichages ou encore le décodeur multimédia (lire plus loin « GPU : plus spécialisé et (jusqu’à) deux fois plus performant »). Une ribambelle de fonctions qu’il faut piloter. Et pour éviter de réveiller les puissants E-Cores et P-Cores, Intel a tout bonnement intégré deux cœurs CPU dans sa tuile. Deux E-Cores Cresmont, comme ceux de la tuile de calcul, mais cadencés bien plus lentement pour devenir les cœurs E-LP (E-Core Low Power). Des puces très économes en énergie, suffisamment capables et modernes pour gérer les tâches de fond.

Ici et comme pour sa bascule « big.LITTLE », Intel s’inspire du monde des SoC ARM tels que les puces Snapdragon, qui intègrent déjà depuis plusieurs années de mini cœurs CPU très économes en énergie. Au passage, notez que les deux cœurs CPU E-LP apparaîtront bien comme des cœurs à part entière dans Windows. Mais c’est le système d’exploitation et le Thread Director qui décideront, à l’instant T,  de quelle tâche va sur quel cœur.

Au sein de la partie SoC, une sous-unité est apparue avec Meteor Lake : le premier accélérateur IA de l’histoire des processeurs Core d’Intel, un véritable NPU comme dans les processeurs de smartphones. Une puce IA qui ne sort pas du néant, mais qui est en fait basé sur les puces Myriad qu’Intel a récupéré quand il avait racheté Movidius en 2018.

S’il s’agit bien de la première puce IA dans les Core, il s’agit en fait pour Intel de sa troisième génération de NPU après Myriad X et Keem Bay. Intel propose déjà tous les outils logiciels pour adresser, selon les cas de figure, les tâches IA sur le GPU (calculs intenses), le CPU (calculs complexes) ou le NPU (tâches IA maintenues dans le temps). Manière de dire que du point de vue logiciel, Intel est déjà paré et n’attends plus que Windows 12.

Et comme pour les puces AMD récente, Intel a créé une seconde tuile gérant les entrées sorties. Appelée fort logiquement « IO Tile » (I/O pour In et Out, les entrées et sorties), cette tuile marque là encore une grosse évolution pour Intel. Alors que par le passé tous les contours de la puce monolithique pouvaient servir à l’interconnexion, la conception désagrégée a poussé Intel à concevoir ce morceau de puce dédié qui fonctionne de concert avec la partie « SoC ».

GPU : plus spécialisé et (jusqu’à) deux fois plus performant

Avant de parler des promesses de performances, restons sur la conservation de l’énergie. Si l’architecture graphique Xe LPG succédant au Xe LP des Core de 11ᵉ et 12ᵉ génération est certainement plus efficace de manière intrinsèque – et sans même mentionner le XeSS – un élément majeur devrait permettre à la puce graphique (GPU) de consommer moins d’énergie : sa scission avec le moteur multimédia. Alors que l’ASIC (puce préprogrammée) compressant et décompressant les flux vidéo et audio était jadis intégré dans la partie GPU, les ingénieurs graphiques d’Intel ont exfiltré cette partie du GPU pour cette nouvelle génération de puce.

Il faut en effet savoir que son intégration dans les précédents GPU d’Intel avait un coût énergétique : pour chaque opération vidéo, il fallait « réveiller » le GPU. Or, le composant qui consomme le moins est celui que l’on n’utilise pas. Et comparé à une puce ultraspécialisée vidéo, un GPU consomme naturellement plus d’énergie, même s’il sert simplement de passe-plat vers le moteur multimédia. Autre élément qu’Intel a retiré du GPU : la gestion de l’affichage, qui atterrit dans le SoC Tile susmentionné.

Mais que reste-t-il alors à ce GPU alors ? Des cœurs de calcul graphique. Et ces cœurs sont désormais plus performants, plus rapides (fréquences en hausse) et (potentiellement) plus nombreux.  Ce grand ménage, l’optimisation de ses « tranches de rendu » (render slides), le travail d’optimisations logicielles de la précédente génération (drivers) ainsi que l’ajout d’unités de calcul matérielles (ray-tracing) permettent à la partie GPU Xe LPG d’offrir le même doublement de performances qu’il y a eu entre les deux précédentes génération graphiques Iris Plus et Xe : un beau x2.

Un doublement des performances évidemment maximal (cela dépendra des configurations de GPU), assez logique considérant qu’Intel part de bien bas (rappelez-vous des circuits UHD !), mais qui reste tout de même à célébrer tant le Xe premier du nom a fait montre d’un niveau de qualité suffisant dans les ultraportables. Octupler les performances de son offre GPU embarqué en seulement quatre ans, cela reste tout de même de l’excellent travail. Quant à ses performances, ce GPU ne va pas les mettre uniquement au service de Cyberpunk 2077 ou des effets de Paint 3D. Car il va devenir un pilier des calculs IA. Lesquels pourront d’ailleurs compter, pour la première fois chez Intel, d’une puce dédiée.

Que reste-t-il à découvrir de la puce ? Sa matérialisation physique dans de vraies références processeurs. Fruit d’un travail de tous les groupes d’Intel – conception distribuée entre les USA et Israël, fabrication entre les usines Intel d’Irlande et des forges de TSMC de Taïwan avec un assemblage en Malaisie – Meteor Lake est un bijou de complexité qui prendra bientôt corps dans des machines. Et les premiers benchmarks révèleront si, oui ou non, cette nouvelle architecture est bien la révolution dont Intel a tant besoin.

(1)    : Intel a déjà produit des puces en empilant ou collant des « bouts » de silicium hétérogènes, mais il s’agissait jusqu’ici de tentatives (Lakefield, 2020) ou de produits professionnels en maturation (Ponte Vecchio, Xeon Sapphire Rapids, 2023 pour les deux). Meteor Lake est ainsi bien le premier « vrai » produit de masse d’Intel représentant incarnant le pivot technologique de cette conception par assemblage de morceaux de puces.