Le géant chinois de la mémoire CXMT fait face à des défis techniques significatifs dans son effort pour entrer sur le marché des mémoires HBM (haute bande passante). Selon des informations rapportées par la presse sud-coréenne, l’entreprise peine à atteindre des niveaux de production économiquement viables pour sa technologie HBM3E. Cette situation place CXMT dans une position difficile, notamment alors que ses principaux concurrents, Samsung, SK Hynix et Micron, ont déjà commencé à échantillonner la génération suivante, la HBM4E.
Les détails techniques récents révèlent que trois empilements de mémoire HBM3E sur quatre produits par CXMT sont défectueux. Cela indique un rendement de fabrication actuel de seulement 25 %. L’empilement de DRAM est une tâche complexe, nécessitant une maîtrise de technologies bien plus pointues que pour la fabrication de DRAM planaire, un domaine où CXMT est réputé exceller. Mais à ce stade, la transition vers l’empilement s’avère être un obstacle majeur.
Une technologie TSV immature pénalise le rendement
Les faibles rendements observés sont attribués à l’immaturité de la technologie de traversée de silicium (TSV) employée par CXMT. Dans le processus de fabrication, la chaîne de production se divise en deux étapes critiques. En amont, la fabrication atteint un rendement d’environ 30 %. Le traitement en aval, qui consiste à assembler les couches, permet d’atteindre un rendement de 70 % par rapport à cette base initiale de 30 %.
La comparaison avec les leaders du marché met en lumière l’écart technologique. Samsung utilise environ 5 000 TSV par couche sur ses puces HBM2, tandis que SK Hynix en utilise plus de 8 000 par couche sur son HBM3. Les données suggèrent que CXMT tente d’atteindre la configuration HBM3E avec seulement 3 000 TSV par couche. De plus, l’entreprise cherche à empiler 8 couches dans la configuration standard de 8-Hi HBM3E. Ces contraintes techniques expliquent pourquoi il est peu probable que CXMT passe à une capacité supérieure de 12-Hi HBM à court terme, tant qu’elle ne résout pas ces défis d’ingénierie.
Perspectives d’amélioration : course de vitesse avec les concurrents
Malgré ces revers, il est trop tôt pour considérer l’effort de CXMT comme un échec. L’histoire récente montre que les rendements dans ce secteur peuvent s’améliorer rapidement. Par exemple, Samsung affichait un rendement d’environ 60 % pour l’HBM4 en février de cette année, pour atteindre environ 80 % seulement six mois plus tard. Il reste donc une marge de progression importante pour CXMT.
Pour la DRAM planaire classique, CXMT atteint déjà un rendement de 90 %, ce qui ne représente qu’un écart de 2 à 3 % par rapport au rendement de Samsung sur son nœud de 10 nm pour la production de DDR5. Cela suggère que des solutions existent pour rattraper le retard, mais que du temps est nécessaire pour affiner le processus. La manipulation des TSV pour empiler la DRAM exige une expertise substantielle, et il faudra encore quelques mois avant que la production en volume puisse véritablement débuter.
