Fuite du diagramme fonctionnel de Navi 31

0

Quelques minutes après la publication de notre brève concernant le potentiel d’overclocking de la fréquence de Navi 31, une fuite en provenance de Videocardz nous permet de nous faire une idée complète sur les détails de conception de la puce Navi 31…Et le fait qu’elle soit bien taillée pour le 3 Ghz. Ce diagramme a le mérite de nous faire visualiser l’originalité de la conception de la puce Navi 31 utilisée pour les RX 7900XTX et 7900XT.

diagramme Navi 31
Cette fuite du diagramme de Navi 31 semble provenir d’un document officiel d’AMD

 

Navi 31 est donc composé d’un GCD (Graphics Compute Die) et six Memory Cache Dies (MCD). Les matrices externes abritent chacune deux contrôleurs de mémoire 32 bits, combinés à un grand cache L3. Ces contrôleurs de mémoire et de cache moins critiques sont fabriqués avec un process TSMC 6 nm moins cher, tandis que la matrice graphique principale utilise le 5nm de chez TSMC. Comme nous l’avons répété, AMD a été avare en détails lors du lancement de RDNA3. Cette fuite nous apporte un élément intéressant pour compléter notre compréhension de la nouvelle architecture.

Pour aller plus loin :
AMD RX 7000 / RDNA 3 : les détails des puces

Jusque là on savait que le GPU Navi 31 complet serait équipé de 96 Mo de cache L3 ( Infinity Cache), mais c’était la nuit noire concernant les caches L0, L1 et L2. Ceux-ci sont mentionnés dans la diapositive ci dessus :

  • L0 – 3 Mo – augmentation de 240 %
  • L1 – 3 Mo – augmentation de 300 %
  • L2 – 6 Mo – augmentation de 50 %
  • L3 (Infinity Cache) – 96 Mo (32 Mo de moins que Navi 21)

Cette fuite qui semble provenir d’une présentation officielle d’AMD pourrait en annoncer d’autres.

S’abonner
Notifier de
guest

0 Commentaires
Inline Feedbacks
Voir tous les commentaires