Jusqu’à présent, pour interconnecter les différents dies de ses processeurs Ryzen, AMD utilisait la méthode SERDES. En gros, la marque exploitait des liens en séries rapides, mais coûteux en latence. Là, l’entreprise envisage une méthode dite « Sea of Wires » qui exploitera beaucoup de lignes parallèles, mais c’est une méthode complexe à maîtriser.
Sea of Wire : une nouvelle méthode pour interconnecter les dies de Zen 6 ?
Avec la nouvelle méthode, le but sera de proposer de nombreuses liaisons parallèles inter-die. De cette manière, le transfert des données se ferait beaucoup plus rapidement et un plus gros volume de données pourra être traité en simultané. Cela génèrerait moins de latence tandis que la consommation serait également plus faible. Autre avantage : libérer de la place sur la puce puisqu’il n’y aurait plus besoin de blocs SERDES, donc amélioration de la densité. Sur le papier, ça s’annonce comme idéal, toutefois, il y a d’importants risques de hausse des coûts. En premier lieu, on retiendra la complexité d’intégration puisque toutes ces liaisons seront intégrées dans le package du CPU directement. Ensuite, cela pourrait générer pas mal de chaleur tandis que la conception serait loin d’être simple.
Si les rouges parviennent à maîtriser cette technique et à la limiter l’impact des points négatifs, on pourrait voir des CPU Zen 6 avec des latences réduites en interne. Idem, le ratio performance/watt pourrait être amélioré. À noter qu’avec Zen 6, AMD se tournerait vers un process TSMC N2P tandis que l’on s’attend à des fréquences folles si l’on en croit les leaks. Mais à prendre avec des pincettes tout de même.

