Wafer-on-Wafer 3D : Des CPU et GPU en 3D ?

0

Empiler de la NAND pour les SSD, on sait faire. Il en est de même pour les couches d’une mémoire DRAM. L’objectif ici étant d’augmenter la capacité de ces puces. Et bien sachez que TSMC vient de révéler sa technologie Wafer-on-Wafer, permettant de faire la même chose mais… Avec des CPU et GPU !

Wafer-on-Wafer, une nouvelle méthode pour créer des CPU/GPU en 3D ?

TSMC Wafer-on-Wafer

Comment c’est ti que ça marche ? Grosso modo, on prend deux wafer, donc potentiellement deux CPU/GPU et on les empile ! Derrière, les deux couches communiquent entre elles avec des connexions type Through-Silicon Vias déjà utilisé pour la NAND 3D.

Vous imaginez de suite que cette technologie permet de rivaliser avec le MCM (Multi-Chip module). Elle propose d’ailleurs comme avantage une latence inter-puces réduite. En effet, avec cette configuration, on diminue les temps de transferts de données inter-puces avec des distances réduites. Par la même occasion, on fait aussi des économies de place.

Publicité

Quelques inconvénients…

Bon, si sur le papier c’est cool, ça permet d’améliorer les performances, et d’économiser de la place y’a quelques inconvénients à cette nouvelle méthode.

Dans un premier temps, on peut parler de rendement. Alors certes, le Wafer-on-Wafger n’en est qu’à ces débuts, mais tout de même. Pour que la technique soit viable, il faut employer des puces avec un bon rendement. Effectivement, si un des deux wafers est H.S, c’est tout l’ensemble qui part à la poubelle… On réservera donc cette technique à des puces dont le rendement est déjà de 90% ou plus.

TSMC Wafer-on-Wafer

Ensuite, cela peut causer des soucis de chauffes. Eh oui, on parle quand même d’empiler, potentiellement, deux CPU ou GPU l’un sur l’autre. Alors si on met deux éléments chauffant l’un sur l’autre, imaginez un peu. Pour ça que dans un premier temps, on imagine aisément cette technique ne s’appliquer qu’à des puces faible consommation.

En attendant, on imagine bien des CPU/GPU de petite taille bénéficier du Wafer-on-Wafer. Idem, elle semble être tout indiquée pour des puces dédiées aux appareils faible consommation où la place est primordiale. On pense avant tout aux laptops et autres appareils mobiles. Cependant, les puces hautes performances représentent des contraintes trop importantes pour être réellement viables pour le moment.

S’abonner
Notifier de
guest

0 Commentaires
Inline Feedbacks
Voir tous les commentaires