Zen 5 : un nouveau FPU, vers +40% de perfs en AVX-512 ?

Avec Zen 5, nous devrions voir une amélioration considérable dans les performances des processeurs sur des tâches exploitant les instructions AVX-512. En effet, via un nouveau FPU, les perfs pourraient faire un joli +40% face à Zen 4 (Ryzen 7000).

Zen 5 : +40% de perfs sur les tâches AVX-512 ? 

Si Zen 4 exploitait un double FPU de 256 bits pour l’exécution de tâche en AVX-512, ça ne sera plus le cas avec les Ryzen 9000. Effectivement, d’après Moore’s Law is Dead, AMD a revu cet aspect de ses processeurs en optant pour un FPU de 512 bits. Ce dernier devrait considérablement améliorer les performances dans les charges de travail tirant parti des instructions AVX-512 et VNNI comme l’intelligence artificielle… Un point crucial compte tenu de sa présence de plus en plus importante.

Cependant, changer le FPU c’est bien, mais derrière, AMD a revu tout ce qui va avec pour une meilleure capacité de traitement. En gros, nous apprenons que les rouges ont augmenter la capacité du L1 DTLB (Data Translation Lookaside Buffer) et que les files d’attentes load-store ont été élargies. Du côté des caches, la bande passante du L1 Data a été doublé tandis que sa capacité est en hausse de 50%. On passe quand même de 32 Ko pour Zen4 à 48 Ko sur Zen 5. Ensuite, le nombre de pipeline d’exécution passe de 8 à 10 et la latence FPU MADD a été réduite d’un cycle.

Pour faire simple, ces processeurs sont beaucoup plus réactifs et permettront de traiter plus efficacement les charges de travail complexes en plus de mieux les gérer.