Le moins que l’on puisse dire, c’est qu’AMD est une entreprise qui innove. Rien qu’au sein des processeurs, la marque propose des puces avec une pile de mémoire 3D V-Cache, un cache L3 additionnel placé sur ou sous un CCD. Du côté des GPU, avec moins de succès, l’entreprise propose ici aussi des GPU désagrégé avec caches mémoires séparés du die principal du GPU. Clairement, pour l’entreprise l’avenir est aux multi-puces. D’ailleurs, l’entreprise dépose un nouveau brevet sur une nouvelle manière de les empiler au sein de ses CPU !
Des processeurs empilés à l’avenir chez AMD !
Comme dans beaucoup de domaines, la place est un problème et pour contourner cela, l’entreprise pense à une manière d’empiler les dies. Comme on peut le voir ci-dessus, nous retrouvons un schéma qui explique comment seraient agencés les CPU bénéficiant de ce brevet. Ainsi, nous avons un PCB sur lequel sont présentes différentes puces et cœurs. Ces dernières sont partiellement couvertes par un neuvième die, un IO die admettons.
En empilant ainsi les puces, cela permet à AMD de proposer plus de cœurs. En admettant que chaque die soit des CCD de huit cœurs, nous avons déjà un schéma d’un processeur de 64 cœurs. De plus, avec un immense I/O die on imagine que le CPU proposerait davantage de fonctionnalité d’une part. D’autre part, on peut supposer que l’interconnexion se fait au niveau du chevauchement des différents dies. Ceci permettrait alors une latence sérieusement réduite, l’intégration de plus de mémoire cache et une augmentation de la bande passante mémoire.
Bref, que des avantages sur le papier, reste encore à voir la faisabilité de la chose et surtout le temps avant que cette technique ne soit réellement exploitée.
